回顾：

（1）逻辑表达式：

$$Y=A\cdot B=AB$$

符号“·”读作“与”（或读作“逻辑乘”）；
在不致引起混淆的前提下，“·”常被省略。

实现与逻辑的电路称作与门，与逻辑和与门的逻辑符号如图1-1(b)所示，符号“&”表示与逻辑运算。




图1-1(b)　与逻辑的逻辑符号

（2）逻辑表达式：

$$Y=A+B$$

符号“＋”读作“或”（或读作“逻辑加”）。

实现或逻辑的电路称作或门，或逻辑和或门的逻辑符号如图1-2(b)所示，符号“≥1”表示或逻辑运算。




图1-2(b) 或逻辑的逻辑符号

（3）逻辑表达式：

$$Y=\overline{A}$$

符号“ — ”读作“ 非 ” 。

实现非逻辑的电路称作非门，非逻辑和非门的逻辑符号如图1-3(b)所示。

逻辑符号中用小圆圈“ 。”表示非运算，符号中的“1”表示缓冲。




图1-3(b) 非逻辑的逻辑符号

（4） 异或运算

所谓异或运算，是指两个输入变量取值相同时输出为0，取值不相同时输出为1。

逻辑表达式：　　$Y = A \oplus B = \overline{A}\,B + A\,\overline{B}$

式中符号“⊕”表示异或运算。








图1-7　异或逻辑的逻辑符号

表1-11　异或逻辑的真值表

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	0

“相同为0，相异为1”

基本逻辑组件

非	与	或	异或
			
c = ~a	c = a & b	c = a | b	c = a ⊕ b

3.3 加法器与运算部件

需解决的关键问题：

如何以加法器为基础，实现各种类型的算术逻辑运算处理。

解决思路：

复杂运算→四则运算→加法运算

解决方法：

在加法器的基础上，增加**移位传送**功能，并且输入**运算控制**条件。

二进制加法

X=0.1011　　Y=-0.0101，求X+Y=？解：

$[X]_{补}$=0.1011，$[Y]_{补}$=1.1011

$[X]_{补}+[Y]_{补}=0.0110$　$[X+Y]_{补}=0.0110$

X+Y=0.0110

$[X]_{补}$=0. 1 0 1 1

\+　$[Y]_{补}$=1. 1 0 1 1

1 0 1 1 0

10. 0 1 1 0

两个1位数与低位传来的进位一起相加产生本位和以及向高位产生的进位

二进制加法运算


- 各位逐位相加，进位从右至左传递
- 首先要考虑**一位加**法，然后考虑**进位链**

$$
\begin{array}{rcccccc}
 & X_{n-1} & \cdots\cdots & X_2 & X_1 & X_0 \\
+ & Y_{n-1} & \cdots\cdots & Y_2 & Y_1 & Y_0 \\
\hline
 & ?_{n-1} & \cdots\cdots & ?_2 & ?_1 & ?_0
\end{array}
$$

一位加法逻辑电路实现


- **0 + 1 = 1　　1 + 0 = 1**
- **1 + 1 = 0　　0 + 0 = 0**
- 一个异或门即可实现自动一位加法
- 算术运算变成逻辑电路

$$S = X \oplus Y$$




3.3.1 加法器及其进位

1、加法单元--一位全加器




加数X_i	加数Yi	低位进位C_{i-1}	和数S_i	进位C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

一位全加器



$$S_i = X_i \oplus Y_i \oplus C_{i-1}$$


一位全加器



$$C_i = (X_i\ Y_i) + (X_i \oplus Y_i)C_{i-1}$$

构造全加器

$$\begin{cases} S_i = X_i \oplus Y_i \oplus C_{i-1} \\ C_i = X_i Y_i + (X_i \oplus Y_i) C_{i-1} \end{cases}$$



2、进位链逻辑　进位的基本逻辑：

$$S_i = X_i \oplus Y_i \oplus C_{i-1}$$

$$C_i = X_i Y_i + (X_i \oplus Y_i) C_{i-1}$$

$G_i = X_i Y_i$　　进位生成函数 Generate

$P_i = X_i \oplus Y_i$　　进位传递函数 Propagate

所以


$$C_i = G_i + P_i C_{i-1}$$

本位进位、绝对进位　　条件进位、传递进位

3、串行加法器

（1）特点：低位向高位依次传递进位信号。

[例]先看一个4位数串行相加的例子



$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 C_1$$

……

$$C_{n-1} = G_{n-1} + P_{n-1} C_{n-2}$$

$$C_n = G_n + P_n C_{n-1}$$

（2）影响运算速度的主要因素

进位信号的传递： 高位运算依赖于低位进位，计算不能并行。能否提前得到各位的进位输入？

（3）进位逻辑

特点：进位信号逐位形成。

设n位加法器

1）逻辑式


$$C_1 = G_1 + P_1C_0$$

$$C_2 = G_2 + P_2C_1$$


$$\vdots$$

$$C_n = G_n + P_nC_{n-1}$$


2）结构举例



单符号位补码加法器电路(ripple carry adder)



双符号位补码加法器电路



串行进位链影响运算速度的主要因素：进位信号的传递

高位运算依赖于低位进位

计算不能并行

能否提前得到各位的进位输入？

4、并行加法器

[特点]各位进位信号同时形成

n位加法器，进位逻辑如下：

1）逻辑关系

$C_1 = G_1 + P_1C_0$

$C_2 = G_2 + P_2C_1$（代换C1）

$= G_2 + P_2G_1 + P_2P_1C_0$

⋮

$C_n = G_n + P_nC_{n-1}$（代换Cn-1）


$= G_n + P_nG_{n-1} + \ldots + P_nP_{n-1}\ldots P_2P_1C_0$


n + 1 项


- 进位输出仅与最低位进位输入C_0有关
- 位数越长，进位链电路复杂度越高
- 通常按照4位一组进行分组运算


生成函数 & 传播函数

$$C_4 = G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1 + P_4P_3P_2P_1C_0$$









$$C_2 = G_2 + P_2G_1 + P_2P_1C_0$$

$$C_1 = G_1 + P_1C_0$$


$$C3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1C_0$$

并行进位电路-四位并行链的逻辑实现


$G_i = X_i Y_i$　　进位生成函数 Generate

$P_i = X_i \oplus Y_i$　　进位传递函数 Propagate

与门异或门电路



并行进位电路-四位并行链的逻辑实现



$C_1 = G_1 + P_1C_0$

$C_2 = G_2 + P_2G_1 + P_2P_1C_0$

$C_3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1C_0$


$C_4 = G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1 + P_4P_3P_2P_1C_0$

快速加法器

- $S_4 = X_4 \oplus Y_4 \oplus C_3 = P_4 \oplus C_3$
- $S_3 = X_3 \oplus Y_3 \oplus C_2 = P_3 \oplus C_2$
- $S_2 = X_2 \oplus Y_2 \oplus C_1 = P_2 \oplus C_1$
- $S_1 = X_1 \oplus Y_1 \oplus C_0 = P_1 \oplus C_0$

- 进位信号得到后，求和只需一级异或门即可完成

四位快速加法器



$C_3 = G_3+P_3G_2+P_3P_2G_1+P_3P_2P_1C_0$

$C_4 = G_4+P_4G_3+P_4P_3G_2+P_4P_3P_2G_1+P_4P_3P_2P_1C_0$

$G_i = X_iY_i$

$P_i = X_i \oplus Y_i$

- $S_4 = X_4 \oplus Y_4 \oplus C_3 = P_4 \oplus C_3$
- $S_3 = X_3 \oplus Y_3 \oplus C_2 = P_3 \oplus C_2$
- $S_2 = X_2 \oplus Y_2 \oplus C_1 = P_2 \oplus C_1$
- $S_1 = X_1 \oplus Y_1 \oplus C_0 = P_1 \oplus C_0$


$C_1 = G_1 + P_1C_0$

$C_2 = G_2 + P_2G_1 + P_2P_1C_0$

16位加法器



- 组内先行进位
- 组间串行进位、组间并行进位



组内并行的并行加法器

第一组　组内并行　$C_I = G_I + P_I C_0$

组内并行、组间串行

1）第1组进位逻辑式 组内：

$C_1 = G_1 + P_1C_0$

$$C_2 = G_2 + P_2G_1 + P_2P_1C_0$$

$$C_3 = G_3 + P_3G_2 + P_3P_2G_1 + P3P2P1C0$$

组间：

$$C_4 = \overbrace{G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1}^{G_I} + \underbrace{P_4P_3P_2P_1}_{P_I} C_0$$

所以　$C_I = G_I + P_IC_0$

组内并行的并行加法器

第一组　组内并行　$C_I = G_I + P_I C_0$
第二组　组内并行　$C_{II} = G_{II} + P_{II} C_I$

组内并行、组间串行

2）第2组进位逻辑式 组内：

$$C_5 = G_5 + P_5 C_I$$

$$C_6 = G_6 + P_6 G_5 + P_6 P_5 C_I$$

$$C_7 = G_7 + P_7 G_6 + P_7 P_6 G_5 + P_7 P_6 P_5 C_I$$

组间：

$$C_8 = \overbrace{G_8 + P_8 G_7 + P_8 P_7 G_6 + P_8 P_7 P_6 G_5}^{G_{II}} + \underbrace{P_8 P_7 P_6 P_5}_{P_{II}} C_I$$

所以　$C_{II} = G_{II} + P_{II} C_I$

组内并行的并行加法器

第一组　组内并行　$C_I = G_I + P_I C_0$
第二组　组内并行　$C_{II} = G_{II} + P_{II} C_I$
第三组　组内并行　$C_{III} = G_{III} + P_{III} C_{II}$

组内并行、组间串行

3）第3组进位逻辑式 组内：

$$C_9 = G_9 + P_9 C_{II}$$

$$C_{10} = G_{10} + P_{10}G_9 + P_{10}P_9 C_{II}$$

$$C_{11} = G_{11} + P_{11}G_{10} + P_{11}P_{10}G_9 + P_{11}P_{10}P_9 C_{II}$$

组间：

$$C_{12} = \overbrace{G_{12} + P_{12}G_{11} + P_{12}P_{11}G_{10} + P_{12}P_{11}P_{10}G_9}^{G_{III}} + \underbrace{P_{12}P_{11}P_{10}P_9 C_{II}}_{P_{III}}$$

所以　$C_{III} = G_{III} + P_{III} C_{II}$

组内并行的并行加法器

第一组 组内并行 $C_I = G_I + P_I C_0$
第二组 组内并行 $C_{II} = G_{II} + P_{II} C_I$
第三组 组内并行 $C_{III} = G_{III} + P_{III} C_{II}$
第四组 组内并行 $C_{IV} = G_{IV} + P_{IV} C_{III}$

组内并行、组间串行

4）第4组进位逻辑式 组内：

$$C_{13} = G_{13} + P_{13}C_{III}$$

$$C_{14} = G_{14} + P_{14}G_3 + P_{14}P_3C_{III}$$

$$C_{15} = G_{15} + P_{15}G_{14} + P_{15}P_{14}G_{13} + P_{15}P_{14}P_{13}C_{III}$$

组间：

$$C_{16} = \overbrace{G_{16} + P_{16}G_{15} + P_{16}P_{15}G_{14} + P_{16}P_{15}P_{14}G_1}^{G_{IV}} + \overbrace{P_{16}P_{15}P_{14}P_{13}}^{P_{IV}}C_{III}$$


所以 $C_{IV} = G_{IV} + P_{IV}C_{III}$

组内并行的并行加法器

组内并行、组间串行

5）各组间进位逻辑

$C_I = G_I + P_I C_0$　$C_{II} = G_{II} + P$



$C_1 = G_1 + P_1 C_0$

$C_2 = G_2 + P_2 C_1$


$C_3 = G_3 + P_3 C_2$

$C_4 = G_4 + P_4 C_3$

16位加法器



- 组内先行进位
- 组间串行进位



组内并行、组间并行

1）各组间进位逻辑

$C4=C_I = G_I + P_I C_0$

$C8=C_{II} = G_{II} + P_{II} C_I$

$= G_{II} + P_{II} G_I + P_{II} P_I C_0$

$C12=C_{III} = G_{III} + P_{III} C_{II}$


$= G_{III} + P_{III} G_{II} + P_{III} P_{II} G_I + P_{III} P_{II} P_I C_0$

$C16=C_{IV} = G_{IV} + P_{IV} C_{III}$

$= G_{IV} + P_{IV} G_{III} + P_{IV} P_{III} G_{II}$


$+ P_{IV} P_{III} P_{II} G_I + P_{IV} P_{III} P_{II} P_I C_0$

两级先行进位电路




用逻辑电路实现展开后的逻辑表达式，就可以构成组间并行的进位线路，即第二级分组并行进位线路。

先行进位芯片 CLA74182




16位先行进位系统



C_{IV}
CLA 74182
C_0
P_{IV} G_{IV} C_{III} P_{III} G_{III} C_{II} P_{II} G_{II} C_I PI G_I
P_{16}^* G^{16*} C_{12} P_{12}^* G^{12*} C_8 P_8^* G^{8*} C_4 P_4^* G^{4*}
C_{16}
四位快速加法器
四位快速加法器
四位快速加法器
四位快速加法器
C_0
$X_{16}Y_{16}X_{15}Y_{15}X_{14}Y_{14}X_{13}Y_{13}$
$X_{12}Y_{12}X_{11}Y_{11}X_{10}Y_{10}X_9Y_9$
$X_8Y_8X_7Y_7X_6Y_6X_5Y_5$
$X_4Y_4X_3Y_3X_2Y_2X_1Y_1$

16位先行进位系统

进位传递过程




32位先行进位系统


P* G*
C4
CLA 74182
C0
C3 C2 C1
P* G*
C32
Cout C0
Cout C0
Cout C0
Cout C0
P* G*
C4
CLA 74182
C0
C3 C2 C1
P* G*
C16
Cout C0
Cout C0
Cout C0
Cout C0



大萝卜喊你去做实验

64位先行进位系统


CLA 74182
P4 G4
C3
P3 G3
C2
C1
P1 G1
P* G*
CLA 74182
C3 C2 C1
P* G*
CLA 74182
C3 C2 C1
P* G*
CLA 74182
C3 C2 C1
P* G*
CLA 74182
C3 C2 C1
P* G*

3.3.2 算术逻辑运算单元ALU

1、ALU的外部特性



2、ALU的标志位

常常为ALU设计5个有用的输出标志位，分别如下：

(1) 0标志-ZF：结果为0则ZF=1；

(2)进/借位标志-CF：有进/借位则CF=1

(3)溢出标志-OF：有溢出则OF=1；

(4)符号标志-SF：结果为负数则SF=1；

(5)奇偶标志-PF：结果中有偶数个1则PF=1；

标志位的应用：判断任意两数的大小关系

(1)无符号数，ALU执行A-B：

ZF=1 → A=B

ZF=0且CF=0 → A>B

CF=1 → A<B

(2)符号数，ALU执行A-B，检查：

OF=0且SF=0且ZF=0，或OF=1且SF=1 → A>B

ZF=1 → A=B

OF=0且SF=1，或OF=1且SF=0 → A<B

3、ALU的EDA设计模式

早期的ALU，采用74181、74182芯片来搭建。

现在采用EDA设计模式：

需求规格制定→

IC设计（硬件描述语言） →模拟仿真→

芯片代工→


封装测试→

成品

ALU的IC设计代码请参见教材

3.3.2 算术逻辑运算单元

1、带多路选择器的运算器




特点：

寄存器R各自独立；

可同时向ALU提供两个操作数；

采用单向内总线。

2、带输入锁存器的运算器



特点：


单口RAM不能同时向ALU提供两个操作数；

用锁存器暂存操作数；

采用双向内总线。

3、位片式运算器

[例] 4位片运算器粗框



特点：

用双口RAM（两地址端、两数据端）作通用寄存器组，可同时提供数据；

用多路选择器作输入逻辑，不需暂存操作数；

ALU增加乘、除功能，用乘商寄存器存放乘数、乘积或商。

✓ 运算器小结

◆ 加法器及其进位逻辑


✓ 全加器

✓ 串行进位链

✓ 并行进位链

✓ 组内并行的并行加法器

◆ 定点运算器的基本结构



一位全加器

$$S_i = X_i \oplus Y_i \oplus C_{i-1}$$


$$C_i = (X_i\ Y_i) + (X_i \oplus Y_i)C_{i-1}$$

✓ 运算器

◆ 加法器及其进位结构

- ✓ 全加器
- ✓ 串行进位链
- ✓ 并行进位链
- ✓ 组内并行的并行加法器

◆ 定点运算器的基本结构



串行进位链

高位运算**依赖**于低位进位
计算不能并行


✓ 运算器

◆ 加法器及其进位结构

- ✓ 全加器
- ✓ 串行进位链并行加法器
- ✓ 并行进位链并行加法器
- ✓ 组内并行的并行加法器

◆ 定点运算器的基本结构

并行进位电路-四位并行链的逻辑实现




$C_1 = G_1 + P_1C_0$

$C_2 = G_2 + P_2G_1 + P_2P_1C_0$


$C_3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1C_0$

$C_4 = G_4 + P_4G_3 + P_4P_3G_2 + P_4P_3P_2G_1 + P_4P_3P_2P_1C_0$

组内并行的并行加法器-16位加法器



- 组内先行进位
- 组间串行进位、组间并行进位



组内并行的并行加法器

组内并行、组间串行

第一组　组内并行　$C_I = G_I + P_I C_0$
第二组　组内并行　$C_{II} = G_{II} + P_{II} C_I$
第三组　组内并行　$C_{III} = G_{III} + P_{III} C_{II}$
第四组　组内并行　$C_{IV} = G_{IV} + P_{IV} C_{III}$

4）第4组进位逻辑式

组内：

$$C_{13} = G_{13} + P_{13} C_{III}$$

$$C_{14} = G_{14} + P_{14} G_3 + P_{14} P_3 C_{III}$$


$$C_{15} = G_{15} + P_{15} G_{14} + P_{15} P_{14} G_{13} + P_{15} P_{14} P_{13} C_{III}$$

组间：


$$C_{16} = \overbrace{G_{16} + P_{16} G_{15} + P_{16} P_{15} G_{14} + P_{16} P_{15} P_{14} G_1}^{G_{IV}} + \overbrace{P_{16} P_{15} P_{14} P_{13}}^{P_{IV}} C_{III}$$

所以　$C_{IV} = G_{IV} + P_{IV} C_{III}$

16位加法器



- 组内先行进位
- 组间串行进位



组内并行的并行加法器

组内并行、组间并行

1）各组间进位逻辑

$$C_I = G_I + P_I C_0$$


$$C_{II} = G_{II} + P_{II} C_I$$
$$= G_{II} + P_{II} G_I + P_{II} P_I C_0$$

$$C_{III} = G_{III} + P_{III} C_{II}$$
$$= G_{III} + P_{III} G_{II} + P_{III} P_{II} G_I + P_{III} P_{II} P_I C_0$$

$$C_{IV} = G_{IV} + P_{IV} C_{III}$$
$$= G_{IV} + P_{IV} G_{III} + P_{IV} P_{III} G_{II}$$
$$+ P_{IV} P_{III} P_{II} G_I + P_{IV} P_{III} P_{II} P_I C_0$$

16位先行进位系统


组内先行进位
组间并行进位




运算器功能---概述

- 算术运算和逻辑运算
  - 运算电路
- 暂存运算数据及中间结果
  - 累加寄存器，通用寄存器
- 选取数据参与运算
  - 多路选择、数据通路
- 反映运算处理的状态
  - 程序状态字

如何构建ALU?





END